Intel enthüllt Pläne für eine Billion

Intel hat Pläne angekündigt, bis 2030 einen Billionen-Transistor-Prozessor zu entwickeln und damit das Zeitalter des Angström einzuläuten. Die Ankündigung machte der Siliziumriese während des IEEE International Electron Devices Meeting, symbolisch zum 75. Jahrestag des Transistors.

Die Component Research Group (CRG) von Intel hat 9 Beiträge eingereicht, um die verschiedenen Forschungsarbeiten und Fortschritte hervorzuheben, die das Unternehmen seit dem letzten Treffen gemacht hat. Die Gruppe hat sich insbesondere auf die Zusammenführung von Silizium und Verpackungen in 2D und 3D, Fortschritte bei ferroelektrischen Komponenten und Verbesserungen der Energieeffizienz konzentriert, die alle zum Ziel von Billionen Transistoren bis 2030 beitragen.

Intels CRG war zuvor für Durchbrüche bei FinFet, Strained Silicon und Hi-K-Metall-Gates verantwortlich.

Die Entwicklung eines Billionen-Transistor-Prozessors bis 2030 wäre eine erfolgreiche Fortsetzung des Mooreschen Gesetzes, von dem spekuliert wurde, dass es seine theoretische Grenze erreicht. Die Erhöhung der Transistordichte in einer Welt, die auf immer leistungsfähigere Verarbeitungskapazitäten angewiesen ist, ist eine von mehreren Strategien, um mit den Anforderungen Schritt zu halten.

In diesem Artikel besprechen wir einige Highlights von Intels Auftritt auf der IEDM 2022.

Eine der wichtigsten von der Gruppe vorgestellten Entwicklungen ist die erhöhte Dichte der Verbindungen zwischen Chiplets innerhalb einer quasi-monolithischen 3D-Packung.

Auf der IEDM 2021 präsentierte die Gruppe diese Architektur mit 10 μm großen Bondabständen. Auf der Veranstaltung im Jahr 2022 berichtete die Gruppe über eine erfolgreiche Reduzierung der Bondabstände auf 3 μm, was zu einer zehnmal höheren Verbindungsdichte führte.

Diese erhöhte Dichte bietet auch mehr Flexibilität bei der Positionierung der oberen und unteren Chiplets relativ zueinander sowie bei der Anzahl der Chiplets im Stapel.

Der „quasi-monolithische“ Aspekt ergibt sich aus der Idee, dass diese Chip-Architektur eine ähnliche Leistung wie ein rein monolithischer Chip erreichen kann, bei dem Verbindungen innerhalb eines einzigen Chips hergestellt werden.

Berichten zufolge deutet die Präsentation von Intel zu diesem Thema darauf hin, dass ihre quasi-monolithische Verpackung einen Weg zur Markteinführung hat, wobei Herstellungsmaterialien und -prozesse bereits definiert sind.

Ferroelektrischer Speicher (FeRAM) ist eine Speicherkomponente der nächsten Generation, die sich durch hohe Geschwindigkeiten, große Speicherkapazität und einen persistenten Speicher auszeichnet, der dem nichtflüchtigen FLASH ähnelt. Es besteht aus einer Transistorschicht, auf der sich eine ferroelektrische Kondensatorschicht befindet.

Während der IEDM 2022 präsentierte die Intel-Gruppe eine Demonstration ihrer 3D-FeRAM-Implementierung, die Berichten zufolge die erste erfolgreiche Demonstration bisher war.

FeRAM wurde bereits früher als mögliche Alternative zu dielektrischem RAM vorgestellt, allerdings steht es immer noch vor Herausforderungen, die gleiche Dichte zu erreichen. Intels 3D-FeRAM verfügt über eine vertikal gestapelte Architektur mit einer Logikschicht und einer Speicherschicht übereinander. Dies reduziert die horizontale Chipgröße, verbessert die Speicherdichte sowie die Geschwindigkeit und macht es als Alternative wettbewerbsfähiger.

Darüber hinaus hat Intels Gruppe ferroelektrische Hafnia-basierte Geräte modelliert und dabei insbesondere Wechselwirkungen zwischen Phasenübergängen, Mischphasen und Defekten erfasst. Intel geht davon aus, dass diese Forschung zur Entwicklung neuer ferroelektrischer Speichergeräte sowie ferroelektrischer Transistoren beitragen wird.

Intel und seine CRG-Einheit scheinen es ernst zu meinen, mit dem Mooreschen Gesetz Schritt zu halten, und entwickeln kreative und innovative Lösungen, um ihre Billionen-Transistor-Ziele zu unterstützen. Ihr Auftritt beim IEDM 2022 zeigt, dass sie das Problem aus mehreren Blickwinkeln angehen.